안녕하세요
pads logic으로 회로도 작성후
네트 등 에러 검사를 하려고 하는데
어떻게 해야하는지요?
orcad같은 경우에는 drc 체크를하면
에레 메세지를 알려줘서 수정이 가능했는데
pads logic에서는 없는거 같아서요
만약 없다면 어떤 방법으로 에러 검사를
해야하는지 알려주시면 고맙겠습니다.
Comments
박경희님의 댓글
박경희 |
안녕하세요. 이디앤씨 입니다.
Logic에는 DRC체킹 기능은 없으며
Tools - Layout Netlist를 출력하시면 Error 파일이 같이 만들어 지며
- Design to Library Part Consistency Check
- Single/Zero Pin Net Warnings
- Schematic Connectivity Errors
- Subnets with Missing Off-Page Reference
- Subnets with Off-Page Reference to no other Subnet
등에 대한 체킹이 가능합니다.
감사합니다.
박경희님의 댓글
박경희 |안녕하세요. 이디앤씨 입니다.
Logic에는 DRC체킹 기능은 없으며
Tools - Layout Netlist를 출력하시면 Error 파일이 같이 만들어 지며
- Design to Library Part Consistency Check
- Single/Zero Pin Net Warnings
- Schematic Connectivity Errors
- Subnets with Missing Off-Page Reference
- Subnets with Off-Page Reference to no other Subnet
등에 대한 체킹이 가능합니다.
감사합니다.