부품 decal 작성 관련 문의
페이지 정보
2023-10-23 10:15 | Posted By 김성연
본문
안녕하세요 부품 Layout Decal 관련하여 문의사항이 있습니다.
제품 Datasheet상 3개핀인 다이오드의 방열개선을 위하여 Via를 추가하였습니다. (부품 Decal 상에 추가)
Logic상에는 3개의 핀만 연결되어있어 추가된 Via에 대해서는 Net이 지정되어 있지 않은 상황인데,
이로 인해 Verify Design 진행 시 Clearance Error와 Connectivity Error가 발생합니다.
해당 Via들을 동일 Net으로 만들어줄 수 있는 방법이 핀을 전부 할당 후 Logic 상에서 연결해주는 방법말고는 없나요?
ED&C님의 댓글
ED&C |안녕하세요, 이디앤씨입니다.
Unused Pin으로 설정 된 12개의 pin에 대해 Net를 Part type에서 할당할 수 없습니다.
Logic 상에서 회로도에 해당 Pin에 대해 Net를 연결하시는 방법이 있고 PADS Layout에서 ECO 모드를 통해 추가 해준 Via 들에 Net 연결을 하는 방법이 있습니다.
감사합니다.