VHDL설계관련

>
> 학교에서VHDL에 대한 수업을 듣는학생입니다.
> 한학기 마무리로 교수님이 과제를 내주셨습니다.
> modelsim을 이용한vhdl구조적설계였습니다.
> 하지만 modelsim을 써본적이 없는터라 도저히 해당 과제를
> 잘 모르겠습니다. 이런곳에 이렇게 올리는게 정말 죄송스럽고
> 염치없지만 도와주시면 감사하겠습니다.
> 정말 죄송하게 생각하고 꼭 도와주시면 감사하겠습니다.
>

유선으로 따로 연락을 드리겠습니다.