Logic에서는 회로도의 사이즈에 비례하여 나오므로 부품의 사이즈만 크게하여 나오게 할 수는 없습니다. Dx-Designer에서는 회로도 내에서만 특정 부품의 사이즈를 변경하실 수는 있습니다.
IC의 signal pin(일반적으로 전원핀)들은 library를 생성하시면서 내부적으로 Net lsit가 생성되도록 처리할 것인지 아니면 회로도에서 visible하게 보이게 기 위해 일반 핀으로 정의하여 전원 심벌로 연결할 것인지 심벌을 생성하시면서 정의하기 때문에 내부적으로 처리하도록 이미 정의된 Signal 핀들에 대해 별도로 회로도에서 보이도록 할 수는 없습니다.
만약 필요하다면 별도로 심벌을 만들어 선택하여 사용하시는 방법이 있습니다.
>
> 파워로직 회로도를 프린트 하면 부품들이 작게 나오는데 좀더 크게 조절 할순 없나요?
> 그리고 IC의 CAE데칼을 불러 올때 Signal pin을 나타낼순 없나여?
> CAE데칼이 게이트입니다.
>
[이 게시물은 (주)이디앤씨님에 의해 2007-02-10 16:26:08 Q&A(으)로 부터 이동됨]
[이 게시물은 (주)이디앤씨님에 의해 2007-02-10 23:41:22 테스트용테이블(으)로 부터 이동됨]
등록된 댓글이 없습니다.